PATENT

IN THE U.S. PATENT AND TRADEMARK OFFICE

Naoki FURUHATA

Appl. No.:

09/848,263

Group:

2811

Filed:

May 4, 2001

Examiner: UNKNOWN

For:

MONOLITHIC COMPOUND SEMICONDUCTOR INTEGRATED CIRCUIT AND METHOD OF

FORMING THE SAME

## LETTER

Assistant Commissioner for Patents Washington, DC 20231

Date: January 23, 2002

Sir:

Under the provisions of 35 U.S.C. § 119 and 37 C.F.R. § 1.55(a), the applicant(s) hereby claim(s) the right of priority based on the following application(s):

Country

Application No.

Filed

JAPAN

2000-149797

May 17, 2000

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to Deposit Account No. 25-0120 for any additional fee required under 37 C.F.R. §§ 1.16 or 1.17; particularly, extension of time fees.

Respectfully submitted,

YOUNG & THOMPSON

745 South 23<sup>rd</sup> Street, Suite Arlington, Virginia 22202 (703) 521-2297

Attachment

7. 04/19/2000)

200



# 日本国特許庁

US

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添行の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 5月17日

出 願 番 号 Application Number:

特願2000-149797

出 願 人 Applicant (s):

日本電気株式会社

TO 2000 WALL WOOM

2001年 2月16日

特許庁長官 Commissioner, Patent Office





### 特2000-149797

【書類名】

特許願

【整理番号】

74112178

【提出日】

平成12年 5月17日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 29/80

【発明の名称】

化合物半導体集積回路およびその製造方法

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

古畑 直規

【特許出願人】

【識別番号】

000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】

100081433

【弁理士】

【氏名又は名称】

鈴木 章夫

【手数料の表示】

【予納台帳番号】

007009

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

### 【書類名】 明細書

【発明の名称】 化合物半導体集積回路およびその製造方法

### 【特許請求の範囲】

【請求項1】 III - V族化合物半導体を用いたヘテロ接合バイポーラトランジスタ(以下、HBT)と抵抗体及びMIM (Metal-Insulator-Metal)キャパシタを同一半導体基板上に形成した化合物半導体集積回路において、前記HBTのベース電極層もしくはコレクタ電極層と、前記抵抗体または前記MIMキャパシタの絶縁体の少なくとも一方とが同一材料で構成されていることを特徴とする化合物半導体集積回路。

【請求項2】 前記MIMキャパシタの電極部と、前記HBTのコンタクトメタルとが同一材料で構成されていることを特徴とする請求項1記載の化合物半導体集積回路。

【請求項3】 III - V族化合物半導体を用いたヘテロ接合バイポーラトランジスタ(以下、HBT)と抵抗体及びMIM (Metal-Insulator-Metal)キャパシタを同一半導体基板上に形成する化合物半導体集積回路の製造方法において、前記HBTのベース電極層もしくはコレクタ電極層を形成する際に、当該ベース電極層もしくはコレクタ電極層と同一材料を用いて、同時に前記抵抗体または前記MIMキャパシタの絶縁体の少なくとも一方を形成することを特徴とする化合物半導体集積回路の製造方法。

【請求項4】 前記HBTのベース電極層もしくはコレクタ電極層を形成する方法が、有機金属気相成長方法もしくは分子線エピタキシ法により、高濃度に不純物をドーピングした半導体層の選択成長であることを特徴とする請求項3記載の化合物半導体集積回路の製造方法。

【請求項5】 前記抵抗体もしくは前記MIMキャパシタの絶縁体を形成する方法が、有機金属気相成長方法もしくは分子線エピタキシ法により、高濃度に不純物をドーピングした半導体層の選択成長であることを特徴とする請求項4記載の化合物半導体集積回路の製造方法。

【請求項6】 前記MIMキャパシタの電極部を形成する際に、前記HBT のコンタクトメタルを同時に形成することを特徴とする請求項3ないし5のいず

れか記載の化合物半導体集積回路の製造方法。

### 【発明の詳細な説明】

[0001]

### 【発明の属する技術分野】

本発明は、化合物半導体集積回路およびその製造方法に関し、特にIII - V族 化合物半導体へテロ接合バイポーラトランジスタと抵抗体、キャパシタを同一基 板上に設置したモノリシックマイクロ波集積回路(MMIC)およびその製造方 法に関する。

[0002]

### 【従来の技術】

今日、携帯電話や光通信システム等の普及に伴ない、マイクロ波、ミリ波帯の高周波領域で動作する低雑音素子、高出力素子の開発が活発に行われている。II I - V族化合物半導体を用いたヘテロ接合バイポーラトランジスタ(以下、HBTとする)は、優れた高周波特性と高い電流駆動能力を有し、しかも単一正電源動作が可能なため、これらの要求に答える素子として有望視され、すでに一部実用化されている。HBTを携帯電話等に応用する場合には、素子の高性能化とともにチップの小型化が必須であり、トランジスタと共に、抵抗体やキャパシタ等の受動素子を同一基板上に形成するモノリシックマイクロ波集積回路(MMIC)の開発が重要になる。このようなHBTを用いたMMICを製造する場合、従来はHBTを作製した後、キャパシタや抵抗体等の受動素子をHBTとは独立に作製していた。その一例の構造を図9に示す。

### [0003]

図9において、化合物半導体基板110上に、ここでは詳細を省略するがバッファ層、サブコレクタ層、コレクタ層、ベース層、エミッタ層、キャップ層を所要のパターンに積層形成し、かつエミッタ電極120、ベース電極121、コレクタ電極122を形成してHBT素子を形成した上で、第1層間絶縁膜130を形成し、コンタクトホールを開口し、かつ第1層配線131を形成し、前記各電極に接続する。また、このとき、前記第1層配線131の一部でMIMキャバシタの下部電極140を形成する。また、前記1層間絶縁膜130上には、NiC

r やWSiN等の抵抗体メタル141を形成する。その上に第2層間絶縁膜132を形成し、スルーホールを開口した上で、前記第1層配線131や前記抵抗体メタル141につながる第2層配線133を形成し、前記抵抗体メタル141により抵抗体を形成する。また、前記第2層間絶縁膜132に設けた凹部内において前記下部電極140上にSiO2 やSiN等の絶縁膜142を形成し、その上に第2層配線143の一部で上部電極143を形成し、MIM (Metal-Insulator-Metal)キャパシタを形成する。なお、図示は省略するが、特開平10-107042号公報に記載のように、HBTのサブコレクタ層をエッチングにより、所望の抵抗値の得られる大きさに加工する場合もある。

[0004]

# 【発明が解決しようとする課題】

このようなMMICでは、次のような問題がある。まず、HBT素子と抵抗体およびMIMキャパシタを別々に作製する場合は、それぞれを作製するためのマスクが必要になり、マスク、工程数とも多くなる。特に、HBTを作製する場合は、エミッタ、ベース、コレクタに最適な3種類のメタルを用いるため、それだけでもプロセスが複雑になるので、さらなる工程増加は、避けることが望ましい。また、NiCrやWSiN等の抵抗体メタルを作製する場合も、当該メタルを蒸着もしくはスパッタ形成する工程の他に抵抗体として加工するプロセスが加わるので、工程数が増加することになる。この場合、エピタキシャル成長した半導体でエピ抵抗を構成することも考えられるが、この場合には加工形状で抵抗値が決定されるので、抵抗値の制御が困難な上、下地に別のエピ層がある場合は、それが寄生容量となり周波数により抵抗値が変化するという問題が生じる。

[0005]

本発明の目的は、プロセスを簡略化でき、しかもデバイス特性を向上することが可能なHBT素子を含むMMICとその製造方法を提供することにある。

[0006]

# 【課題を解決するための手段】

本発明は、HBTと抵抗体及びMIMキャパシタを同一半導体基板上に形成した化合物半導体集積回路において、前記HBTのベース電極層もしくはコレクタ

電極層と、前記抵抗体または前記MIMキャパシタの絶縁体の少なくとも一方とが同一材料で構成されていることを特徴とする。また、前記MIMキャパシタの電極部と、前記HBTのコンタクトメタルとが同一材料で構成されていることが好ましい。

[0007]

また、本発明は、HBTと抵抗体及びMIMキャパシタを同一半導体基板上に 形成する化合物半導体集積回路の製造方法において、前記HBTのベース電極層 もしくはコレクタ電極層を形成する際に、当該ベース電極層もしくはコレクタ電 極層と同一材料を用いて、同時に前記抵抗体または前記MIMキャパシタの絶縁 体の少なくとも一方を形成することを特徴とする。この場合、前記HBTのベー ス電極層もしくはコレクタ電極層を形成する方法が、有機金属気相成長方法もし くは分子線エピタキシ法により、高濃度に不純物をドーピングした半導体層の選 択成長とする。また、前記抵抗体もしくは前記MIMキャパシタの絶縁体を形成 する方法が、有機金属気相成長方法もしくは分子線エピタキシ法により、高濃度 に不純物をドーピングした半導体層の選択成長とする。さらに、前記MIMキャパシタの電極部を形成する際に、前記HBTのコンタクトメタルを同時に形成す ることが好ましい。

[0008]

本発明によれば、高濃度に不純物をドーピングした半導体層の選択成長により、HBTのベース電極層もしくはコレクタ電極層と、抵抗体またHMIMキャパシタの絶縁体の少なくとも一方を形成するので、HBTと抵抗体及びMIMキャパシタの同時作製が可能になり、マスク数やプロセス工程数を削減でき、しかもHBTの寄生抵抗が低減し、デバイス特性を向上させることができる。

[0009]

【発明の実施の形態】

次に、本発明の実施形態を図面を参照して説明する。

(第1の実施の形態)

図1は本発明の第1の実施形態のMMICを模式的に示す断面構成図である。 GaAs基板10上に、HBT素子と、抵抗体と、MIMキャパシタが一体的に 形成されている。前記HBT素子については詳細は後述するが、HBTで構成され、エミッタ電極20、ベース電極21、コレクタ電極22が形成されている。また、抵抗体はp<sup>+</sup>ーGaAs層で形成される抵抗体24と、抵抗体電極26で構成される。さらに、MIMキャパシタは、下部電極23と、その上に形成された多結晶のp<sup>+</sup>ーGaAs層からなる絶縁体25と、その上に形成された上部電極27とで構成される。そして、全面にSiO<sub>2</sub>膜からなる層間絶縁膜28が形成され、かつ前記HBTの各電極や抵抗体電極、MIMキャパシタ電極を開口するコンタクトホールを介して前記層間絶縁膜28上に形成された第2層配線29によって所要の回路が構成され、前記MMICが構成されている。

### [0010]

図2は、本発明の第1の実施形態のMMICに用いるHBTの断面構造を示す 。同図において、半絶縁性GaAs基板10上に、i-GaAsもしくはi-A 1 G a A s からなるバッファ層 1 1 (500 n m)が形成されており、このバッ ファ層 1 1 上にSi を 1 × 1 0  $^{18}$  c m  $^{-3}$ 以上ドーピングした  $n^+$  - Ga As サブ コレクタ層12 (500nm) と、Siを $5 \times 10^{16}$  cm<sup>-3</sup>ドーピングしたnー GaAsコレクタ層13 (500nm) が形成されている。さらに、前記コレク タ層 1 3 上に、Cを  $3 \times 1$  0 19 c m<sup>-3</sup> ドーピングした p + G a A s ベース層 14 (80 nm) が形成されている。前記ベース層14上には、Siを $3 \times 10^{17}$  $cm^{-3}$ ドーピングしたn-AlGaAsもしくはn-InGaPエミッタ層15(100nm)が形成されている。そして、前記エミッタ層15上には、エミッ タ電極をとるために、Siを高濃度( $1 \times 10^{18}$  c  $m^{-3}$ 以上)にドーピングした n<sup>+</sup>-GaAs層(100nm)と、n<sup>+</sup>-InGaAs層(100nm)の積 層構造からなるエミッタキャップ層16,17が形成されている。これらの構造 は、分子線エピタキシ法(MBE)もしくは有機金属気相成長法(MOVPE) を用いて成長する。さらに、本構造の特徴として、前記 p + - G a A s ベース層 14の電極形成部分に、選択的に $C \times 1 \times 10^{20} \text{ cm}^{-3}$ ドーピングした $p^+ - G$ aAs層18(100nm)が形成されている。この層の形成には、選択成長に 優れているMOVPE法、もしくは、有機金属分子線エピタキシ法(MOMBE ) を用いる。また、本構造では、コンタクト電極として、WSiエミッタ電極2

0、T i / P t / A u x u

### [0011]

次に、図3~図4を用いて、前記MMICの製造方法について説明する。半絶縁性GaAs基板10上に、有機金属気相成長法(MOVPE)を用いて、図2に示したHBTが形成される。このHBTの製造工程としては、図2に示したバッファ層11、サブコレクタ層12、コレクタ層13、ベース層14、エミッタ層15、エミッタキャップ層16,17を順次積層した後、図3(a)のように、全面にWSiからなるエミッタ電極20をスパッタで形成し、フォトレジストでマスクして、ドライエッチングにより所望のエミッタ寸法に加工し、前記エミッタ電極20を形成する。さらに、ウェットエッチングを用いて、エミッタキャップ層16,17とn-A1GaAsエミッタ層15をエッチングしてベース層14を表出させる。次に、フォトレジストでマスクし、不要ベース層をウェットエッチングして、サブコレクタ層12を露出させる。さらに、素子部以外は、半絶縁性基板10までエッチングする。

### [0012]

次に、図3(b)において、図外のフォトレジストによりマスクして、Ni/AuGe/AuもしくはTi/Pt/Auを蒸着し、かつリフトオフ法によりコレクタ電極22とキャパシタ下部電極23を形成する。この時、図外の第1層配線を、同メタルで形成することも可能である。

### [0013]

次に、図3(c)のように、 $SiO_2$  膜30(100nm)を素子全体に堆積し、フォトレジストとウェットエッチングによりHBTのベース電極部と抵抗体を形成する部分、キャパシタ部を開口し、マスクとする。この後、図4(a)のように、有機金属分子線エピタキシ法(MOMBE)を用いて、 $p^+$  -GaAs層( $1\times10^{20}$  cm $^{-3}$ :100nm)をHBTのベース電極層18として、これと同時に抵抗体24として、およびMIMキャパシタの前記キャパシタ下部電極23上に絶縁体25としてそれぞれ選択的に成長する。この時、抵抗体24でのシート抵抗は約120 $\Omega$ となるので、それを基準に抵抗体24のサイズを調節し

て所望の抵抗値を得る。抵抗体 24のサイズは、前記  $SiO_2$  マスク 30により決定される。このとき、M I Mキャパシタでは、下層にキャバシタ下部電極 23 が形成されているため、この上に選択成長した  $p^+$  - GaAs 層は単結晶化せずに多結晶となり、 $p^+$  - GaAs 層の絶縁体 25 となる。III - V 化合物半導体の場合、多結晶ではきわめて高抵抗を示すので、M I M キャパシタの絶縁体として用いることが可能になる。

### [0014]

次いで、前記 $SiO_2$  マスク3Oを除去した後、図4(b)において、図外のフォトレジストマスクをかけて、ベース電極部と抵抗体電極部、キャパシタ部を窓開けし、Ti/Pt/Auからなるベース電極21をリフトオフ法により形成し、これと同時に抵抗体電極26、キャパシタ上部電極27を形成する。その後は、図1に示したように、 $SiO_2$  等の層間絶縁膜28を形成し、かつその表面の平坦化を行い、前記各電極を露出するコンタクトホールを開口し、金メッキ等で第2配線29を形成することで、MMICが完成される。

### [0015]

以上のような製造方法を用いることにより、抵抗体と、MIMキャパシタの絶縁体とがHBT素子の電極と同時に形成することができ、集積回路の製造工程を大幅に減少させることができる。また抵抗体の抵抗値はSiO2マスク30の開口形状により決定できるので、制御性良く形成することができる。さらに、ベース電極21の直下にp<sup>+</sup> -GaAs層18を設けることにより、当該ベース電極21を構成するメタルとの接触抵抗を小さくでき、ベース抵抗を減少できる。そのため、素子の高周波特性を向上させることが可能となる。

### [0016]

### (第2の実施の形態)

次に、本発明の第2の実施形態としてのMMICについて説明する。図5は、本発明の第2の実施形態のMMICの断面図である。また、本実施形態に用いるHBTを図6に示しており、ここでは、コレクタ電極を選択成長で形成したHBTとして形成している。図5において、HBTの真性部は図2に示した第1の実施形態と同様であるが、n<sup>+</sup> -GaAsサブコレクタ層12の電極形成部分に、

### [0017]

次に、本第2の実施形態のMMICの製造工程について説明する。図7(a)のように、本形態の化合物半導体集積回路に用いるHBTは、半絶縁性GaAs基板10上に、前記第1の実施形態と同様に、バッファ層11、サブコレクタ層12、コレクタ層13、ベース層14、エミッタ層15、エミッタキャップ層16,17を順次MOVPE法を用いて成長した。さらに、全面にWSiからなるエミッタ電極20をスパッタで形成し、フォトレジストでマスクして、ドライエッチングにより所望のエミッタ寸法に加工し、前記エミッタ電極20を形成する。さらに、ウェットエッチングを用いて、エミッタキャップ層16,17とnーA1GaAsエミッタ層15をエッチングしてベース層14を表出させる。次に、フォトレジストでマスクし、不要ベース層をウェットエッチングして、サブコレクタ層12を露出させる。さらに、素子部以外は、半絶縁性基板10までエッチングする。

### [0018]

次いで、図7(b)において、図外のフォトレジストによりマスクして、ベース面を出し、Ti/Pt/Auを蒸着して、リフトオフ法によりベース電極21とキャパシタ下部電極23を形成する。この時、図外の第1層配線を、同メタルで形成することも可能である。

### [0019]

次に、図7(c)において、 $SiO_2$  膜30(100nm)を素子全体に堆積し、フォトレジストとウェットエッチングによりHBTのコレクタ電極部、抵抗体を形成する部分、MIMキャパシタ部をそれぞれ開口する。この後、MOVP

E法を用いて、 $n^+$  -GaAs層  $(1 \times 10^{19} \, \mathrm{cm}^{-3} : 100 \, \mathrm{nm})$  をHBTのコレクタ電極層 19として、これと同時に抵抗体 24として、およびキャパシタ下部電極 23 上の絶縁体 25としてそれぞれ選択的に成長する。この時、抵抗体 24のシート抵抗は約 65  $\Omega$ となるので、それを基準に抵抗体 24 のサイズを調節して所望の抵抗値を得る。抵抗体 24 のサイズは、 $\mathrm{SiO}_2$  マスク 30 の開口寸法により決定される。このとき、 $\mathrm{MIM}$  キャパシタ部は、下層に下部電極 23 が形成されているため、この上に選択成長した  $n^+$  -  $\mathrm{GaAs}$  層からなる絶縁体 25 は単結晶化せず、多結晶になる。 $\mathrm{III}$  -  $\mathrm{V}$  族化合物半導体の場合、多結晶ではきわめて髙抵抗を示すので、 $\mathrm{MIM}$  キャパシタの絶縁体として用いることができる。

### [0020]

その後、前記 $SiO_2$  マスク30を除去し、図8(a)のようになる。次に、図8(b)において、図外のフォトレジストマスクをかけて、コレクタ電極部、抵抗体電極部、キャパシタ部を窓開けし、Ti/Pt/Auからなるコレクタ電極22をリフトオフ法により形成し、これと同時に抵抗体電極26、キャパシタ上部電極27を形成する。そして、図5に示したように、第2層配線を形成する場合は、 $SiO_2$  等の層間絶縁膜28を形成し、かつその表面の平坦化を行い、コンタクトホールを開口し、金メッキ等で第2配線29を形成することにより、MMICが完成される。

### [0021]

以上のような製造方法を用いることにより、抵抗体、キャパシタがHBT素子と同時に形成することができ、集積回路の製造工程を大幅に減少させることができる。また抵抗体の抵抗値は $SiO_2$  マスクにより決定されるので、制御性良く形成することができる。さらにコレクタ電極部に $n^+$  -GaAs層を設けることにより、メタルとの接触抵抗を小さくでき、コレクタ抵抗を減少できる。そのため、素子の高周波特性を向上させることが可能となる。

### [0022]

### (第3の実施の形態)

次に、本発明の第3の実施形態について説明する。この第3の実施形態では、

MMICは、InP基板上にHBTを形成したものであり、そのHBT構造図と製造工程図は、層の材料が異なるだけで、基本的には前記第1及び第2の実施形態と同様である。ここでは、第1の実施形態の図1ないし図7を参照して説明する。半絶縁性InP基板10上に、i-InPからなるバッファ層(500nm) 11が形成されており、このバッファ層11上に $Si \& 1 \times 10^{18} cm^{-3}$ 以上ドーピングした $n^+-InGaAs$ サブコレクタ層(500nm) 12 と $Si \& 5 \times 10^{16} cm^{-3}$ ドーピングしたn-InGaAsコレクタ層13(500nm)が形成されている。コレクタ層13上に、 $C \& 3 \times 10^{19} cm^{-3}$ ドーピングした $p^+-InGaAs$ ベース層14(80nm)が形成されている。ベース層14上には、 $Si \& 3 \times 10^{17} cm^{-3}$ ドーピングしたn-InPもしくはn-InAlAs エミッタ層15 (100nm)が形成されている。エミッタ層15上には、エミッタ電極をとるために、Si & a 高濃度( $1 \times 10^{18} cm^{-3}$ )にドーピングした $n^+-InGaAs$  層(200nm)からなるエミッタキャップ層16,17が形成されている。また、ベース電極層として、 $p^+-InGaAs$  層 18( $1 \times 10^{20} cm^{-3}:100nm$ )を選択成長で形成する。

### [0023]

この第3の実施形態のMMICの製造工程についても、第1の実施形態と同様であるので、ここでは説明は省略する。この製造方法においても、抵抗体、キャパシタがHBT素子と同時に形成することができ、集積回路の製造工程を大幅に減少させることができる。また抵抗体の抵抗値は $SiO_2$  マスクにより決定されるので、制御性良く形成することができる。さらに、ベース電極部に $p^+$  -Ga As層を設けることにより、メタルとの接触抵抗を小さくでき、ベース抵抗を減少できる。そのため、素子の高周波特性を向上させることが可能となる。

### [0024]

なお、第3の実施形態において、コレクタ電極部を選択成長したMMICを形成する場合は、第2の実施形態と同様な製造方法を用いればよい。

### [0025]

ここで、前記各実施形態の製造方法において、HBTの成長方法、成長条件、 それぞれの層の組成、膜厚、ドーピング濃度、さらにn型不純物、p型不純物の 種類などは、その目的に適合するものならば、すべて任意性がある。またプロセスにおいても、電極に用いる合金や、電極形成の順序、絶縁膜の種類、エッチング方法等の手段は、本発明の目的に適合するものならば、本実施の形態から変更可能であり、限定するものではない。たとえば、エミッタメタルにTi/Pt/Auを用いて、これをキャパシタ下部電極あるいは上部電極に用いる場合も、工程順序は異なるが、抵抗体とキャパシタの製造方法が同様ならば本発明を適用することが可能である。

### [0026]

さらに、前記各実施形態では、抵抗体とキャパシタを同時に作製する場合について説明したが、回路に応じて抵抗体のみ、あるいはキャパシタのみ形成する場合でも、適用可能であることは言うまでもない。

### [0027]

以上、本発明の好適な実施形態について説明したが、本発明は、前記実施例に限定されることなく、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。

[0028]

### 【発明の効果】

以上説明したように、本発明によれば、HBTのベース電極部もしくはコレクタ電極部と、抵抗体またはMIMキャバシタの絶縁体の少なくとも一方とを同一材料で、さらには同時に形成することにより、プロセスの簡略化を図ることができ、特に、マスクやプロセス工程数を削減して半導体集積回路の製造工程を大幅に減少することができる。また、前記電極部や抵抗体、絶縁体を選択成長法による半導体層で形成することで、抵抗体の抵抗値を制御性良く形成することができ、またコンタクトメタルとの接触抵抗を小さくして寄生抵抗を減少し、素子の高周波特性を向上させることが可能になる。

### 【図面の簡単な説明】

### 【図1】

本発明の化合物半導体集積回路の第1の実施形態の断面図である。

### 【図2】

第1の実施形態のヘテロ接合バイポーラトランジスタの構造断面図である。

【図3】

第1の実施形態の製造方法を工程順に示す断面図のその1である。

【図4】

第1の実施形態の製造方法を工程順に示す断面図のその2である。

【図5】

本発明の化合物半導体集積回路の第2の実施形態の断面図である。

【図6】

第2の実施形態のヘテロ接合バイポーラトランジスタの構造断面図である。

【図7】

第2の実施形態の製造方法を工程順に示す断面図のその1である。

【図8】

第2の実施形態の製造方法を工程順に示す断面図のその2である。

【図9】

従来例の化合物半導体集積回路の断面図である。


【符号の説明】

- 10 半絶縁性GaAs基板
- 11 バッファ層
- 12 サブコレクタ層 (n + GaAs)
- 13 コレクタ層 (n-GaAs)
- 14 ベース層 (p<sup>+</sup> GaAs)
- 15 エミッタ層 (n-AlGaAsもしくはn-InGaP)
- 16 エミッタキャップ層  $(n^+ GaAs)$
- 17 エミッタキャップ層(n<sup>+</sup> In GaAs)
- 18 ベース電極層 (p + G a A s)
- 19 コレクタ電極層 (n<sup>+</sup> GaAs)
- 20 エミッタ電極 (WSi)
- 21 ベース電板 (Ti/Pt/Au)
- 22 コレクタ電極 (Ni/AuGe/AuもしくはTi/Pt/Au)


# 特2000-149797

- 23 キャパシタ下部電極
- 24 抵抗体
- 25 絶縁体
- 26 抵抗体電極
- 27 キャパシタ上部電極
- 28 層間絶縁膜
- 29 第2配線
- 30 SiO<sub>2</sub> 膜 (マスク)

【書類名】 図面【図1】




# 【図2】





10: GaAs基板 11: パッファ層 12: サブコレクタ層 13: コレクタ層 14: ベース層 15: エミッタ層 16, 17: エミッタキャップ層

18:ベース電極層 20:エミッタ電極 21:ベース電極 22:コレクタ電極

# 【図3】








10: GaAs基板 12: サブコレクタ層 13: コレクタ層 14: ベース層 15: エミッタ層 16, 17: エミッタキャップ層

20:エミッタ電極 22:コレクタ電極 23:下部電極 30:SiO2


# (図4) (a) 20 18 22 24 25 23 HBT素子 10 抵抗体 MI Mキャパシタ部




10: GaAs基板 18: ベース電極層 20: エミッタ電極 21: ベース電極 22: コレクタ電板 25: 絶縁体








# 【図6】





10: GaAs基板 11: バッファ層 12: サブコレクタ層 13: コレクタ層 14: ベース層 15: エミッタ層 16, 17: エミッタキャップ層

19:コレクタ電極層 20:エミッタ電極 21:ベース電極 22:コレクタ電極










10: GaAs基板 19: コレクタ電極層 20: エミッタ電極 21: ベース電極 22: コレクタ電極 25: 絶縁体





【書類名】 要約書

【要約】

【課題】 III - V族化合物半導体を用いたヘテロ接合バイポーラトランジスタ (HBT) と抵抗体、MIMキャパシタを同一基板上に設置したモノリシックマイクロ波集積回路 (MMIC) の製造プロセスの簡略化を図る。

【解決手段】 HBTのベース電極層18(もしくはコレクタ電極層)と、抵抗体24またはMIMキャパシタの絶縁体25の少なくとも一方とを、有機金属気相成長方法もしくは分子線エピタキシ法により、高濃度に不純物をドーピングした半導体層の選択成長を用いて形成する。HBT素子と抵抗体及びMIMキャパシタの同時製造が可能になり、マスク数やプロセス工程数を削減でき、しかも選択成長した半導体層が電極層に設けられることで、電極での寄生抵抗が低減し、デバイス特性を向上させることができる。

【選択図】 図1

# 出 願 人 履 歴 情 報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日 [変更理由] 新規登録

住 所 東京都港区芝五丁目7番1号

氏 名 日本電気株式会社